华人芯片设计技术研讨会 2025

2025年3月25—28日

中国 深圳

欢迎参加

华人芯片设计技术研讨会 2025

华人芯片设计技术研讨会(ICAC Workshop)致力于为中国集成电路设计的学术界和产业界同仁建立一个顶尖的技术交流平台,营造开放的技术讨论氛围,促进可能的合作,激发新的想法和方向,集思广益,共同提高。因此,我们特别邀请过去一年中发表了ISSCC或JSSC的中国顶尖IC设计学者/工程师在论坛上做学术报告。希望ICAC华人芯片设计技术研讨会和中国的IC产业一起共同成长,广大IC领域的同行们积极参会。

演讲嘉宾

(排名不分先后,按姓氏拼音排序)

陈虹,清华大学

陈铭易,上海交通大学

陈秋锦,澳门大学

陈勇,清华大学

陈喆,东南大学

陈之原,复旦大学

陈知行,澳门大学

陈卓俊,湖南大学

程林,中国科学技术大学

单伟伟,东南大学

邓伟,清华大学

丰光银,华南理工大学

高立,华南理工大学

桂小琰,西安交通大学

郭建平,中山大学

郭开喆,东南大学

哈亚军,上海科技大学

洪志良,复旦大学

胡春晓,复旦大学

胡远奇,北京航空航天大学

黄俊威,澳门大学

黄沫,澳门大学

黄同德,南京理工大学

贾海昆,清华大学

贾天宇,北京大学

姜俊敏,南方科技大学

焦海龙,北京大学深圳研究生院

揭路,清华大学

李家明,澳门大学

李巍,复旦大学

刘佳欣,电子科技大学

刘雷波,清华大学

刘力源,中国科学院半导体研究所

刘阳,西安电子科技大学

刘勇攀,清华大学

卢旭阳,上海交通大学

鲁文高,北京大学

路延,清华大学

罗登,国防科技大学

罗文基,澳门大学

罗讯,电子科技大学

罗宇轩,浙江大学

马凯学,天津大学(大会报告)

麦沛然,澳门大学

聂凯明,天津大学

潘东方,中国科学技术大学

潘江鵬,香港中文大学

潘权,南方科技大学

潘思宁,清华大学

祁楠,中国科学院半导体研究所

钱慧珍,西安电子科技大学

秦培,华南理工大学

邱浩,南京大学

屈万园,浙江大学

沈林晓,北京大学

沈易,西安电子科技大学

舒一洋,电子科技大学

司鑫,东南大学

宋飞,芯翼信息科技(上海)有限公司

孙楠,清华大学

谭志超,浙江大学

唐中,杭州万高科技股份有限公司

童志国,澳门大学

涂锋斌,香港科技大学

王成,电子科技大学

王辉,上海交通大学

王科平,天津大学

王力,香港科技大学

王扬,清华大学

王源,北京大学

王政,电子科技大学

吴亮,香港中文大学(深圳)

肖知明,南开大学

许灏,复旦大学

薛晓勇,复旦大学

薛仲明,西安交通大学

阳至瞻,澳门大学

杨秉正,电子科技大学

杨杰,西湖大学

杨孟儒,南京航空航天大学

杨世恒,电子科技大学

姚远,香港科技大学

尹首一,清华大学(大会报告)

于维翰,澳门大学

余益明,电子科技大学

张波,电子科技大学(大会报告)

张锋,中国科学院微电子研究所

张沕琳,清华大学

张雅聪,北京大学

张奕涵,香港科技大学

张钊,中国科学院半导体研究所

张兆博,南方科技大学

赵博,浙江大学

赵涤燹,东南大学

赵广澍,澳门大学

赵健,上海交通大学

赵潇腾,西安电子科技大学

郑旭强,中国科学院微电子研究所

钟龙杰,西安电子科技大学

周杰,电子科技大学

朱浩哲,复旦大学

芯片设计培训班

(排名不分先后,按姓氏拼音排序)

陈迟晓,复旦大学

邓伟,清华大学

谭志超,浙江大学

殷俊,澳门大学

Design Your Low Power Delta-Sigma ADC: From 0 to 1

Delta-Sigma ADCs are the most widely used solutions to high-precision conversion applications. This tutorial provides a comprehensive overview of delta-sigma ADCs with basic principles and design examples. We start with the concepts of oversampling and noise shaping. We cover various behavioral topologies and circuit implementations of delta-sigma ADCs, revealing the trade-offs and design considerations for higher energy efficiency. Recent advances in low-power delta-sigma ADCs will also be provided. This tutorial provides intuitive explanations and design insights, aiming to help the beginners have a solid understanding and quickly get started with designing their own delta-sigma ADCs.

谭志超,浙江大学 Zhichao Tan (Senior Member, IEEE) received the B.Eng. degree from Xi’an Jiaotong University, Xi’an, China, in 2004, the M.Eng. degree from Peking University, Beijing, China, in 2008, and the Ph.D. degree from Delft University of Technology, Delft, The Netherlands, in 2013. He was a Staff IC Design Engineer working on low-power, high-precision analog/mixed-signal circuit design with Analog Devices Inc., Wilmington, MA, USA, from 2013 to 2019. He joined Zhejiang University, Hangzhou, China, as a Faculty Member in 2019. His research interests include energy-efficient sensor interfaces, precision analog circuits, and ultra-low-power analog-to-digital converters (ADCs). This has resulted in over 85 technical journal and conference papers. He holds five U.S. patents.Dr. Tan is a TPC member of the IEEE Custom Integrated Circuits Conference. He was a TPC member of the IEEE Asian Solid-State Circuits Conference. He has served as Associate Editor for the IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I: REGULAR PAPERS, IEEE Sensors Journal, and IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS.

2.5D/3D/3.5D Integration: Fabrication and Chiplet Partition

随着人工智能时代大模型、大算力需求的飞速发展,基于传统单芯片高性能处理器的设计方法面临存储墙、功耗墙和面积墙等诸多技术瓶颈。基于精密半导体工艺的2.5D/3D集成技术为新一代高性能处理器提供了新的基于。本次培训讲介绍2.5D/3D/3.5D集成工艺的基本原理,如硅中阶层、硅通孔等。同时,也将介绍高性能计算处理器芯片设计中,在基于上述2.5D/3D工艺时,互连接口的电路设计,以及系统架构如何实现分解,并介绍团队在基于有源硅中介层(Active Interposer)的设计要点。

陈迟晓,复旦大学 陈迟晓。复旦大学芯片与系统前沿技术研究院副研究员,集成芯片与系统全国重点实验室集成芯片创新中心主任、绍芯实验室(复旦-绍兴研究院)副主任、国家优青、上海市青年科技启明星。主要研究领域包括面向AI芯片的跨层次设计方法学、感存算一体电路与架构、Chiplet异质异构集。以第一、通信作者发表多篇集成电路设计领域的高水平论文,包括ISSCC、MICRO、HPCA、DAC、IEEE JSSC, TCAS-I/II,JETCAS等。任亚洲固态电路会议A-SSCC技术委员会成员。

mm-Wave Oscillator Design

High-performance, low-phase-noise oscillators are heavily demanded by high-throughput and high-fidelity mm-wave transceivers. The content of this tutorial includes: (1) the oscillator’s performance matrix and key Figure of Merit (FoM); (2) the reactive-load design, namely - inductors/transformers and tunable capacitors, for achieving high quality factor and the design challenge for mm-wave oscillators; (3) various oscillator topologies to reduce phase noise at the mm-wave frequency, such as Class-C and harmonic shaping; (4) the design of multi-core synchronized oscillator, which provides an opportunity for further reducing phase noise; (5) frequency tuning range extension for multi-core oscillators with the aid of mode-switching and multi-resonance techniques.

殷俊,澳门大学 殷俊于2004和2007年分别获得北京大学微电子学士和硕士学位,并于2013年获得香港科技大学电子与计算机工程博士学位。现为澳门大学模拟与混合信号超大规模集成电路国家重点实验室副教授。他的研究方向包括时钟产生与低功耗无线收发机芯片,于本领域高水平国际期刊与会议发表论文超过90篇。殷教授现担任国际固态电路会议ISSCC 以及欧洲固态电路会议ESSCIRC 的技术委员会成员。他还曾担任电路与系统领域旗舰期刊-电路与系统学报TCAS-I 的副主编(2020-2023),以及亚洲固态电路会议A-SSCC 的技术委员会成员(2019, 2021-2022)。

High-Performance PLLs: Evolution, Challenges, and Future Directions

Phase-locked loop (PLL) is one of the key techniques for both communication and radar systems. Various functions in communication and radar systems, including clock generation, frequency synthesis, serial-to-parallel conversion, frequency and phase modulation, clock synchronization and distribution, coherent and non-coherent demodulation, clock and carrier recovery, directly or indirectly rely on PLLs. High performance PLL is one of the cutting-edge topics in the field of integrated circuit and system design. It involves various research directions such as mixed-signal circuit design, digital algorithms, and system-level architecture. This lecture will discuss the high-performance PLL circuit and architecture evolution, review the latest research progress and discuss the future development trends of high-performance PLLs.

邓伟,清华大学 清华大学长聘副教授,入选国家高层次人才计划和国家青年人才计划。电子科技大学学士和硕士,日本东京工业大学博士,曾在美国苹果公司总部任资深主任工程师,负责面向高速无线通信SoC的毫米波和混合信号芯片设计。现任职清华大学集成电路学院,主要研究方向为硅基射频/毫米波/太赫兹芯片设计与系统集成。现任ISSCC、VLSI、CICC、RFIC、A-SSCC和ESSCIRC的技术委员会成员,IEEE SSCS 杰出讲师,以及IEEE JSSC、IEEE SSC-L、半导体学报等期刊副主编或客座编辑,负责射频和无线方向。在JSSC、IEEE T-CAS I、IEEE T-MTT等期刊以及ISSCC、VLSI等国际会议发表论文160余篇,其中在JSSC和ISSCC发表论文40余篇;主持射频和无线芯片设计领域的多项国家重点科研项目。

会议组委会


大会主席

路延,清华大学

陈迟晓,复旦大学

李强,电子科技大学

技术委员会主席

孙楠,清华大学

麦沛然,澳门大学

徐佳伟,复旦大学

刘勇攀,清华大学

赵涤燹,东南大学

沈林晓,北京大学

张奕涵,香港科技大学

贾海昆,清华大学

学生海报征集

为了进一步鼓励和加强芯片设计领域同学们之间的交流,除了学术主题演讲,ICAC 2025还设置了学生海报环节,并鼓励大家现场展示。会议期间将评选出最佳学生海报,并在大会上颁奖。参会海报环节的学生将获得绝佳的参会体验并将收获颇丰。

学生海报征集链接:https://iconf.young.ac.cn/h9jl9

学生海报模板链接:点击下载

重要日期:
海报申请提交截止日期:2025年2月13日
海报终版提交截止日期:2025年3月10日
学生海报环节举办日期:2025年3月26日
请点击下载学生海报CFP了解更多信息

学生海报展示

2025年3月26日 18:30-21:00

会议注册

会议注册(早鸟)

(截止至2025年3月10日23:59)

  • 学生注册: 1400 RMB
  • 普通注册: 2400 RMB
  • 邀请报告人注册: 2400 RMB

会议注册(常规)

(2025年3月11日00:00起)

  • 学生注册: 1600 RMB
  • 普通注册: 2800 RMB
  • 邀请报告人注册: 2400 RMB

点击注册 →

会议注册(现场)

(2025年3月25日00:00起)

  • 学生注册: 1800 RMB
  • 普通注册: 3000 RMB
  • 邀请报告人注册: 2400 RMB

注册须知:

  • 会议注册费用包含:培训班,大会报告,欢迎招待会,企业宣讲会,海报交流,技术分论坛等所有会议活动权限。
  • 可点击上方按钮或右方链接进行注册:https://iconf.young.ac.cn/6qYnJ
  • 注册成功即会收到相关确认信息,请点击此处下载会议通知,如您需要邀请信等,请发邮件至会务组:icacworkshop@126.com
  • 同单位多人参会,每四位同时注册,可免一位注册费,详情请参见注册链接。(注:现场注册不享受团体注册优惠)


  • 芯片设计培训班报名

    • 学生注册: 600 RMB/1场;1000 RMB/2场
    • 普通注册: 800 RMB/1场;1200 RMB/2场

    点击报名 →

  • 培训班报名费:仅包含培训班1场或2场指定场次参与权限,不包含会议其他活动权限。
  • 注册成功即会收到相关确认信息,如您需要邀请信等,请发邮件至会务组:icacworkshop@126.com
  • 同单位多人参会,每四位同时注册,可免一位注册费,详情请参见注册链接。(注:现场注册不享受团体注册优惠)
  • 主办单位与赞助支持


    主办单位

                        

                              


    支持单位

    河套深港科技创新合作区深圳园区发展署



    承办单位

    华芯设集成电路技术中心



    钻石赞助

    铂金赞助

    黄金赞助

    媒体支持


    Image

    半导体行业观察


    Image

    矽说


    Image

    芯思想

    联系我们

    会议秘书

    钟女士

    邮箱:icacworkshop@126.com

    电话: (86)18628263876